기술 · 심층 학습2026-11-11

HBM 적층 수율과 본딩 방식의 병목

이 글은 정보 제공과 학습 목적이며 투자 권유가 아닙니다.

HBM 적층의 병목은 몇 단을 쌓느냐보다, 정해진 높이 안에서 다이를 얼마나 얇게 깎고 얼마나 적은 불량으로 붙이느냐에 있습니다. HBM4 스택은 규격상 775µm 높이 안에 들어가야 하고, 층마다 생기는 접합 불량 확률은 단수만큼 곱해집니다. 그래서 본딩 방식의 선택이 곧 수율과 원가의 문제가 됩니다.

핵심 요약

HBM은 D램 다이를 수직으로 쌓아 프로세서 옆에 붙이는 메모리이며, HBM4 규격의 스택당 대역폭은 최대 2TB/s입니다(출처: Design-Reuse, 2025-04-16).
16단 HBM 적층에서는 D램 다이를 약 30µm까지 깎아 775µm 높이 규격을 맞춥니다(출처: TrendForce, 2026-01-13).
층당 접합 수율을 99%로 가정하면 16단 스택 전체의 수율은 약 85.1%가 됩니다.
높이 규격을 825~900µm로 늘리자는 논의는 Hybrid Bonding 도입 시점을 늦출 수 있는 변수입니다(출처: TrendForce, 2026-03-06).

배경과 최근 뉴스

뉴스는 HBM 수요를 가리키지만, 이 글의 초점은 그 뒤의 공정 구조입니다. 10일 국내 증시에서 SK하이닉스는 6.69%, 삼성전자는 4.74% 올랐습니다(출처: SBS 뉴스, 2026-11-11). 엔비디아를 둘러싼 논란 속에서도 두 회사가 엔비디아에 공급할 HBM 계약 물량이 있다는 보도가 나왔고(출처: YTN, 2026-11-11), 장비 업체 SEC는 마이크론 HBM 생산 라인에 쓰일 X선 검사장비를 58억 원 규모로 수주했습니다(출처: THE ELEC, 2026-11-11). 반면 반도체 ETF인 SMH의 1개월 수익률은 11월 10일 기준 -18.2%입니다(출처: 프로젝트 ETF 데이터, 2026-11-10). 이 글은 뉴스 자체보다 그 뒤에 있는 공정 구조, 곧 HBM 적층과 본딩, 수율의 관계를 다룹니다.

HBM4 규격 수치

HBM4의 핵심 규격은 인터페이스 폭 2048비트, 스택당 대역폭 약 2TB/s입니다. 국제 반도체 표준 기구인 JEDEC은 2025년 4월 HBM4 규격(JESD270-4)을 발표했습니다(출처: Design-Reuse, 2025-04-16).

항목	HBM4 규격
인터페이스 폭	2048비트
핀당 전송 속도	최대 8Gb/s
스택당 대역폭	최대 약 2TB/s
적층 단수	4·8·12·16단
다이 용량	24Gb 또는 32Gb
스택당 최대 용량	64GB
채널	독립 채널 32개

대역폭은 통로 폭 × 속도로, 용량은 다이 용량 × 단수로 정해집니다. 용량을 늘리는 가장 직접적인 방법이 단수를 늘리는 것이고, 바로 여기서 높이와 수율의 문제가 시작됩니다.

HBM 적층의 작동 원리

Die Thinning과 TSV

TSV는 다이를 위아래로 뚫은 구멍에 금속을 채워 위아래 다이를 직접 잇는 수직 배선입니다. SK하이닉스가 Hot Chips 2026에서 발표한 자료에 따르면 HBM4 한 스택에는 TSV가 2만 개 넘게 들어갑니다(출처: ServeTheHome, 2026-08-23). Die Thinning은 웨이퍼 뒷면을 갈아 다이를 얇게 만드는 공정이며, HBM용 D램 다이 두께는 현재 30~50µm로 계속 얇아지는 추세입니다(출처: Semiconductor Engineering, 2026-01-13).

스택 맨 아래에는 Base Die가 있습니다. Base Die는 프로세서와 신호를 주고받고 전원을 나누는 로직 다이이며, SK하이닉스는 이를 로직 파운드리 공정으로 만든다고 밝혔습니다(출처: ServeTheHome, 2026-08-23).

HBM 적층의 높이 예산

HBM 패키지 높이 상한은 HBM3E까지 720µm였고, HBM4에서 775µm로 늘었습니다(출처: TrendForce, 2026-03-06). SK하이닉스는 CES 2026에서 다이를 30µm로 깎은 16단 HBM4를 공개했습니다(출처: TrendForce, 2026-01-13). 775µm 가운데 코어 다이 16장이 약 480µm를 차지하고, 남는 약 295µm 안에 Base Die, 다이 사이 15개의 접합 간격, 맨 위 몰드가 모두 들어가야 합니다. 이 배분의 세부 수치는 공개되지 않았으므로 필자의 추정입니다.

SK하이닉스는 12단에서 16단으로 가면서 다이 두께, 접합 간격, 범프 피치를 대략 절반으로 줄여야 했다고 설명했습니다(출처: ServeTheHome, 2026-08-23). 같은 높이에 더 많은 층을 넣으려면 모든 요소를 동시에 얇게 해야 한다는 뜻입니다.

본딩 방식 세 가지

방식	접합 원리	사용 업체(보도 기준)
TC-NCF	다이 사이에 비전도성 필름을 넣고 열과 압력으로 한 층씩 눌러 붙임	삼성전자, 마이크론
MR-MUF	범프로 쌓은 다이를 한꺼번에 가열해 붙이고 액상 몰딩재로 틈을 채움	SK하이닉스
Hybrid Bonding	범프 없이 구리 패드와 산화막을 직접 접합	HBM 양산 적용 업체 없음

TC-NCF는 열압착-비전도성 필름 방식으로, 고온·고압 공정 뒤 세정까지 2~3단계 이상이 필요합니다(출처: TrendForce, 2024-06-07). MR-MUF는 한 번의 공정으로 접합과 틈 채우기를 끝내며, SK하이닉스는 MR-MUF의 열전도도가 NCF의 약 2배라고 주장합니다(출처: TrendForce, 2024-06-07). 다만 이는 회사 측 주장이고, Hot Chips 2026 발표를 정리한 기사는 TC-NCF를 열저항이 낮지만 얇은 다이의 Warpage에 민감한 방식으로, MR-MUF를 Warpage에는 강하지만 열저항이 높은 방식으로 소개해(출처: ServeTheHome, 2026-08-23) 열 특성 비교는 출처마다 엇갈립니다.

Hybrid Bonding은 범프 없이 다이 표면의 구리끼리, 산화막끼리 붙이는 방식으로, 상온에서 쌓은 뒤 200°C 이상에서 열처리해 결합합니다(출처: ServeTheHome, 2026-08-23). 범프가 사라지므로 다이 사이 간격이 사실상 0에 가까워집니다(출처: TrendForce, 2026-03-06). 그러나 HBM4의 패드 피치는 약 10µm인데, 현재 Hybrid Bonding 기술의 한계도 약 10µm 수준이라 이 피치에서는 아직 경제성이 없다는 평가입니다(출처: Semiconductor Engineering, 2026-01-13).

병목: 층마다 곱해지는 HBM 수율

수율의 곱셈 구조

HBM 적층에서는 불량 다이 한 장이 스택 전체를 못 쓰게 만듭니다. 다이를 한 번 쌓고 나면 복구할 수 없기 때문입니다(출처: Semiconductor Engineering, 2026-01-13). 각 층의 접합 성공이 서로 독립이라고 단순화하면, 스택 수율은 층당 수율을 단수만큼 곱한 값입니다. 실제 HBM 스택 수율은 공개 자료에서 확인되지 않았으므로, 아래 수치는 원리를 보이기 위한 가정값입니다.

층당 접합 수율(가정)	12단 스택	16단 스택
98%	78.5%	72.4%
99%	88.6%	85.1%
99.5%	94.2%	92.3%

표에서 보이듯 층당 수율 1%포인트 차이(98%와 99%)가 16단에서는 약 12.8%포인트 차이로 커집니다. 필자는 실패한 스택 하나에 정상 다이 여러 장과 Base Die가 함께 버려지므로 단수가 높을수록 불량 한 건의 원가 부담도 커진다고 봅니다. 그래서 업체들은 다이를 쌓기 전에 개별 다이를 시험하고(출처: FormFactor, 2024-03-14), 완성된 스택을 KGSD 단계에서 다시 시험해 비싼 인터포저 위에 불량 스택이 올라가지 않게 합니다(출처: ServeTheHome, 2026-08-23).

Warpage와 열

다이가 30µm 수준으로 얇아지면 Warpage 제어가 어려워지고, 휨은 TC-NCF와 MR-MUF 가운데 무엇을 고를지 정하는 핵심 요인입니다(출처: ServeTheHome, 2026-08-23). 같은 발표에서 SK하이닉스는 20단 이상으로 갈수록 열 관리가 가장 큰 제약이 된다고 설명했습니다(출처: ServeTheHome, 2026-08-23).

높이 규격과 Hybrid Bonding 시점

업계에서는 차세대 HBM의 높이 상한을 약 825~900µm로 늘리는 방안이 논의되고 있으며, 높이가 늘면 기존 범프 방식으로 더 오래 버틸 수 있어 Hybrid Bonding 도입이 늦어질 수 있다고 보도됐습니다(출처: TrendForce, 2026-03-06). 같은 보도에 따르면 아직 HBM에 Hybrid Bonding을 양산 적용한 메모리 업체는 없고, 삼성전자는 이르면 16단 HBM4E에 일부 도입할 것으로 예상됩니다. SK하이닉스는 HBM4와 HBM4E 16단까지 MR-MUF를 유지하고, 20단을 넘으면 차세대 기술이 불가피하다고 본다고 전해졌습니다(출처: TrendForce, 2026-01-13).

확인 지표

JEDEC 차세대 HBM 높이 규격의 확정 여부와 수치(825~900µm 논의)
16단 HBM4의 고객사 품질 인증 완료 시점
Hybrid Bonding을 HBM에 처음 양산 적용하는 업체와 단수
TC 본더와 검사장비의 수주 공시 규모
20단 이상 HBM 적층 계획과 HBM4E 규격 발표

용어 풀이

HBM: High Bandwidth Memory(고대역폭 메모리)로, D램 다이 여러 장을 수직으로 쌓고 아주 넓은 데이터 통로(HBM4 기준 2048비트)로 프로세서 옆에 붙이는 메모리입니다.
TSV: Through-Silicon Via(실리콘 관통 전극)로, 다이를 위아래로 뚫은 구멍에 금속을 채워 위아래 다이를 직접 잇는 수직 배선이며 HBM4 한 스택에는 2만 개가 넘게 들어갑니다.
Die Thinning: Die Thinning(다이 박화). 웨이퍼 뒷면을 갈아 다이를 얇게 만드는 공정으로, HBM용 D램 다이는 현재 30~50µm 두께까지 깎습니다.
Base Die: Base Die(베이스 다이). HBM 스택 맨 아래에 놓여 프로세서와 신호를 주고받고 전원을 나누는 로직 다이로, SK하이닉스는 로직 파운드리 공정으로 만든다고 밝혔습니다.
TC-NCF: Thermal Compression-Non Conductive Film(열압착-비전도성 필름) 방식으로, 다이 사이에 전기가 통하지 않는 필름(NCF)을 넣고 열과 압력으로 한 층씩 눌러 붙이는 HBM 본딩 방식입니다.
MR-MUF: Mass Reflow-Molded Underfill(매스 리플로-몰디드 언더필) 방식으로, 범프로 쌓은 다이들을 한꺼번에 가열해 접합한 뒤 액상 몰딩재(EMC)로 다이 사이 틈을 한 번에 채우는 HBM 본딩 방식입니다.
Hybrid Bonding: Hybrid Bonding(하이브리드 본딩). 범프(작은 금속 돌기) 없이 다이 표면의 구리 패드끼리, 산화막끼리 직접 붙이는 접합 방식으로, 상온에서 쌓은 뒤 200°C 이상 열처리해 결합합니다.
KGSD: Known Good Stacked Die(검증된 적층 다이)로, 완성된 HBM 스택을 시스템 패키지에 올리기 전에 스택 단위로 시험해 불량을 걸러 내는 단계 또는 그 제품입니다.
수율: 만든 제품 가운데 정상으로 판정된 제품의 비율로, 예를 들어 100개 중 85개가 정상이면 수율은 85%입니다.
Warpage: Die Warpage(다이 휨). 얇아진 다이나 웨이퍼가 열과 응력으로 휘는 현상으로, 휨이 크면 층 사이 접합이 어긋나 수율이 떨어집니다.

면책 투자 판단과 손익의 책임은 독자 본인에게 있습니다. 수치는 표기한 날짜 기준이며 틀렸거나 오래됐을 수 있습니다. 개별 종목과 레버리지 상품은 원금 대부분을 잃을 수 있습니다. 이 블로그와 위원회는 실험입니다.

작성일 2026-11-11